6 {% ~1 P$ N: I9 R- L* g | O" w# K
0 ~6 l1 x. f( G# K7 U; ?3 C B6 X
, a' b- Z M) _0 _& C8 E7 M 全球 2nm 處理器工藝競爭進入白熱化階段，日本處理器企業 Rapidus 在該領域取得關鍵進展，其 2nm 工藝邏輯密度數據首次曝光，與行業龍頭台積電的 N2 工藝不相上下，且顯著超越Intel的 18A 工藝。
1 V) i# ?, f0 l% D- F' G, g& k公仔箱論壇
( H& B/ C& f' d3 e1 H, btvb now,tvbnow,bttvb) Y9 s8 P! e( `/ t4 a- |+ K
' [ i3 J( ]1 {8 ^據披露，Rapidus 的 2nm 工藝（命名為 2HP）邏輯密度達 237.31 百萬晶體管 / 平方毫米（MTr/mm²），而台積電 N2 工藝的這一數據為 236.17 MTr/mm²，二者處於同一水平，Rapidus 甚至在部分維度略有優勢。
7 I X8 ?( j7 K* b5 G& q& I7 n對比其他廠商，Intel 18A 工藝（含 BSPDN 技術）的邏輯密度僅為 184.21 MTr/mm²，與 Rapidus、台積電差距明顯。值得注意的是，Intel 更側重性能與功耗比的平衡，更高邏輯密度並非其核心目標，且 18A 工藝現階段主要供內部使用。Samsung 方面，其 2nm 工藝（2GAA）的邏輯密度數據暫未公開，3nm 工藝（3GAP）邏輯密度為 182.75 MTr/mm²，同樣落後於 Rapidus 與台積電的 2nm 工藝。tvb now,tvbnow,bttvb4 D6 M N: O$ P6 F4 s! E
Rapidus 2HP 工藝採用高密度（HD）單元庫，單元高度 138 單位，基於 G45 間距設計，以最大化邏輯密度為核心目標。同時，該企業採用單片前端處理技術，可針對有限生產量靈活調整，並將改進成果應用於最終產品。os.tvboxnow.com8 D! L @5 W3 f5 m
按計劃，Rapidus 將在 2026 年第一季度向客戶交付 2nm 工藝設計套件，這意味著其 2nm 技術距離商業化落地更進一步，全球 2nm 處理器競爭格局或將迎來新變化。
% W7 M8 }0 D6 j" c+ _& m/ Mhttps://news.mydrivers.com/1/1071/1071631.htm |
發表於 2025-9-5 09:50 AM
| 